深圳市中立信电子科技有限公司

3个多总线体系结构

分离16位数据存储总线和

单程序存储器总线

40位算术逻辑单元(ALU)，

包括一个40位的桶移位器和两个

独立的40位蓄电池

17 -×17-Bit并行乘法器耦合到一个

非流水线的40位专用加法器

单乘/积累(MAC)

操作

比较、选择和存储单元(CSSU)

添加/比较Viterbi的选择

操作符

指数编码器计算an

一个40位累加器的指数值

单个循环中的值

两个地址生成器和八个地址生成器

辅助寄存器和两个辅助寄存器

寄存器算术单元(ARAUs)

具有总线保持功能的数据总线

延长为1 m×16位寻址模式

可寻址外部程序

空间

4K x 16位片上ROM

16kx16位双存取片RAM

Single-Instruction-Repeat和

程序代码的块重复操作

Block-Memory-Move说明

高效的程序和数据管理

32位长单词的指令

操作数

具有两个或三个操作数的指令

读取

带有并行存储器的算术指令

和并行加载

条件存储指令

中断快速返回

片上外设

−软件可编程等待状态

发电机和可编程序银行

切换

−芯片上的锁相环(PLL)的时钟

带内部振荡器或

外部时钟源

−两个多通道缓冲串行端口

(McBSPs)

−增强8位并行主机端口

接口(HPI8)

−两个16位定时器

−6通道直接内存访问

(DMA)控制器

使用IDLE1控制功耗，

使用IDLE2和IDLE3指令

省电模式

关闭CLKOUT控件以禁用CLKOUT

基于芯片扫描的仿真逻辑，

边界扫描

逻辑

10-ns单周期定点指令

3.3-V电源的执行时间(100 MIPS)

供应(1.8 - v)

可在144针塑料低压配置

四组扁平包装(LQFP) (PGE后缀)和a

144针球网格阵列(BGA) (GGU后缀)